#### 特許協力条約

RECEIVED 05 MAR 2004

WIPO PCT

## PCT

## 国際予備審查報告

(法第12条、法施行規則第56条) [PCT36条及びPCT規則70]

出願人又は代理人 の書類記号 DP-965PCT	今後の手続きについては、国際予備審査報告の送付通知(様式PCT/ IPEA/416)を参照すること。				
国際出願番号 PCT/JP03/14107	国際出願日 (日.月.年) 05.11.03	優先日 (日.月.年) 06.11.02			
国際特許分類 (IPC) Int Cl' H03K 1	9/0185				
出願人(氏名又は名称) 日本電気株式会社					
2. この国際予備審査報告は、この表制		ジからなる。			
全機関に対してした訂正を含む (PCT規則70.16及びPCT	X  この国際予備審査報告には、附属書類、つまり補正されて、この報告の基礎とされた及び/又はこの国際予備審査機関に対してした訂正を含む明細書、請求の範囲及び/又は図面も添付されている。 (PCT規則70.16及びPCT実施細則第607号参照) この附属書類は、全部で10 ページである。				
国際予備審査の請求書を受理した日 05.11.2003	国際予備審査報告を6	作成した日 02.2004			
名称及びあて先 日本国特許庁 (IPEA/JP) 郵便番号100-8915 東京都千代田区霞が関三丁目4番					



#### 国際予備審查報告

国際出願番号 PCT/JP03/14107

I.	国際予備審査幸	<b>限告の基礎</b>				
1.	1. この国際予備審査報告は下記の出願告類に基づいて作成された。 (法第6条(PCT14条)の規定に基づく命令に 応答するために提出された差し替え用紙は、この報告書において「出願時」とし、本報告書には添付しない。 PCT規則70.16,70.17)					
· [	出願時の国際	<b>崇出願<del>容</del>類</b>				
[	X 明細書 明細書 明細書	第 <u>1、6-25</u> 第 <u>2-5</u>	ページ、 ページ、 ページ、	出顔時に提出されたもの 国際予備審査の請求 <b>啓と共に提出されたもの</b> 付の <b>審簡と共に提出されたもの</b>		
	図 請求の範囲 請求の範囲 請求の範囲 請求の範囲	***	項、 項、 項、 	出願時に提出されたもの PCT19条の規定に基づき補正されたもの 国際予備審査の請求督と共に提出されたもの 付の <b>容</b> 簡と共に提出されたもの		
	図面 図面	第 <u>1-38</u> 第		出願時に提出されたもの 国際予備審査の請求售と共に提出されたもの 付の書簡と共に提出されたもの		
	明細書の配列	列表の部分 第 列表の部分 第 列表の部分 第	ページ、 ページ、 ページ、	出願時に提出されたもの 国際予備審査の請求書と共に提出されたもの 付の書簡と共に提出されたもの		
2.	上記の出願書	類の言語は、下記に示す場	合を除くほか、こ	の国際出願の官語である。		
	□ 国際調査 □ PCT規	、下記の官語である Eのために提出されたPCT U則48.3(b)にいう国際公開 指審査のために提出された F	「規則23.1(b)にい の言語			
3.	この国際出願	は、ヌクレオチド又はアミ	ノ酸配列を含んで	おり、次の配列表に基づき国際予備審査報告を行った。		
	□ この国際出願に含まれる書面による配列表 □ この国際出願と共に提出された磁気ディスクによる配列表 □ 出願後に、この国際予備審査(または調査)機関に提出された書面による配列表 □ 出願後に、この国際予備審査(または調査)機関に提出された磁気ディスクによる配列表 □ 出願後に提出した書面による配列表が出願時における国際出願の開示の範囲を超える事項を含まない旨の陳述書の提出があった □ 書面による配列表に記載した配列と磁気ディスクによる配列表に記録した配列が同一である旨の陳述書の提出があった。					
4.	補正により、 明細書 開求の範囲 図面	下記の <b>審類が削除された。</b> 第 第 図面の第	ページ 項 ペー	・ジ/図		
5.	れるので、		のとして作成した	が出願時における開示の範囲を越えてされたものと認めら。(P C T規則70.2(c) この補正を含む差し替え用紙は上 告に添付する。)		



国際出願番号 PCT/JP03/14107

<ul><li>新規性、進歩性又は産業上の利用可能性 文献及び説明</li></ul>	生についての法第12条(P	CT35条(2)) に定める見続 	解、それを <b>裏</b> 付ける 
見解			
新規性(N)	請求の範囲	1-13	
進歩性(IS)	請求の範囲	1-13	
_ 産業上の利用可能性 (IA)	請求の範囲 請求の範囲	1-13	
文献1:JP 2001-68991 A (日本電気 文献2:JP 11-239051 A (日本電気	じょくシーマイコンシステム株式会社	EL) 2001.03.16 (ファ	'ミッーなし)

2

特開昭63-152220号公報 (第2~第3頁、第1図~第3図) [特許文献2]

特開平06-243680号公報 (第8~第15頁、第1、第3、第 5、第7及び第9図)

[特許文献3]

特開平06-268452号公報(第4~第5頁、第1、第3及び第 5図)

### 発明が解決しようとする課題

しかしながら、前記した技術のうち、前者の特許文献2に開示された技術では、 プルアップ回路に第1の電源が供給され、プルアップ回路がレベル変換入力信号 の第1の電源レベルで制御され、プルアップ回路が実施例に示される n-MOS を 用いた場合には、閾値落ちしてしまう。特に、第1の電源と第2の電源の電位差 が大きいほど、プルアップ能力が十分でなく、十分なレベル変換動作マージンが 得られないという問題がある。また、後者の特許文献3に記載の技術では、 p-MOS スイッチがレベル変換入力信号の第1の電源レベルで制御されることから、 特に、第1の電源と第2の電源の電位差が大きいほど p-MOS クロスカップルの 結合を弱める力が十分でなく、十分なレベル変換速度が得られないという問題が ある。

本発明の目的は、第1の電源と第2の電源の電位差が大きくても十分なレベル 変換動作マージンが得られるとともに、十分なレベル変換速度を有したレベル変 換回路を提供することにある。

### 発明の開示

本発明のレベル変換回路の発明は、制御回路が制御するおよび/またはプルアップおよび/またはプルダウン回路を制御するレベル変換コア回路を設け、前記レベル変換コア回路は、前記第2の電源と、前記第1の論理回路からの出力信号を入力し、前記第2の論理回路に入力する信号を出力し、前記制御回路は、前記第2の電源が供給され前記レベル変換入力信号の反転信号と前記レベル変換出力

信号の正転信号を入力とする NOR 回路と、前記第2の電源が供給され前記レベル変換入力信号の正転信号と前記レベル変換出力信号の反転信号を入力とする NOR 回路と、からなり、前記2つの NOR 回路の各出力信号を制御信号として 出力することを特徴とする。

前記制御回路は、前記第2の電源が供給され前記レベル変換入力信号の反転信号と前記レベル変換出力信号の正転信号を入力とするNOR回路と、前記第2の電源が供給され前記レベル変換入力信号の正転信号と前記レベル変換出力信号の反転信号を入力とするNOR回路と、前記第2の電源が供給され前記各NOR回路出力を入力とする複数のインバータとからなり、前記NOR回路と前記インバータの各出力信号を制御信号として出力することができる。

第2のレベル変換回路は、レベル変換を実現するレベル変換コア回路と、レベル変換コア回路のレベル変換出力に前記第2の電源が供給されるプルアップおよび/またはプルダウン回路と、前記第2の電源が供給されレベル変換入力信号と前記レベル変換出力信号とを入力する制御回路により前記プルアップおよび/またはプルダウン回路とを制御する制御回路とを設け、

前記制御回路は、前記第2の電源が供給され前記レベル変換入力信号の反転信号と前記レベル変換出力信号の正転信号を入力とするNOR回路と、前記第2の電源が供給され前記レベル変換入力信号の正転信号と前記レベル変換出力信号の反転信号を入力とするNOR回路と、からなり、

前記2つのNOR回路の各出力信号を制御信号として出力することができる。 第2のレベル変換回路の前記制御回路は、前記第2の電源が供給され前記レベル変換入力信号の反転信号と前記レベル変換出力信号の正転信号を入力とする NOR回路と、前記第2の電源が供給され前記レベル変換入力信号の正転信号と 前記レベル変換出力信号の反転信号を入力とするNOR回路と、前記第2の電源 が供給され前記各NOR回路出力を入力とする複数のインバータとからなり、

前記NOR 回路と前記インバータの各出力信号を制御信号として出力することができる。

特に、前記 NOR 回路は、CMOS 回路構成であり、前記レベル変換入力信号が接続される p-MOS はチャネル幅/チャネル長の比が小さいか、閾値の極性は負

で絶対値が高い少なくとも1つの条件のトランジスタからなっていることが好ま しい。

また第3のレベル変換回路は、レベル変換を実現するレベル変換コア回路と、 レベル変換コア回路のレベル変換出力に前記第2の電源が供給されるプルアップおよび/またはプルダウン回路と、前記第2の電源が供給されレベル変換入力 信号と前記レベル変換出力信号とを入力する制御回路により前記プルアップおよび/またはプルダウン回路とを制御する制御回路とを設け、

前記制御回路は、前記第2の電源が供給され前記レベル変換入力信号の正転信号と前記レベル変換出力信号の反転信号を入力とする NAND 回路と、前記第2の電源が供給され前記レベル変換入力信号の反転信号と前記レベル変換出力信号の正転信号を入力とする NAND 回路と、からなり、前記2つの NAND 回路の出力信号を制御信号として出力している。

前記第3のレベル変換回路において、前記制御回路は、前記第2の電源が供給され前記レベル変換入力信号の正転信号と前記レベル変換出力信号の反転信号を入力とする NAND 回路と、前記第2の電源が供給され前記レベル変換入力信号の反転信号と前記レベル変換出力信号の正転信号を入力とする NAND 回路と、前記第2の電源が供給され前記 NAND 回路の各出力を入力とする複数のインバータとからなり、前記 NAND 回路と前記インバータの各出力信号を制御信号として出力していることをできる。

このようなレベル変換回路の前記 NAND 回路は、CMOS 回路構成であり、前記レベル変換入力信号が接続される p-MOS はチャネル幅/チャネル長の比が小さいか、閾値の極性が負で絶対値が高い、少なくともいずれかの条件を有するトランジスタからなっていることが好ましく、前記レベル変換コア回路は、複数のp-MOS からなる p-MOS クロスカップルラッチと、複数の n-MOS からなる差動 n-MOS スイッチとを有し、前記 p-MOS の各ソース端子が第2の電源に接続され、前記 p-MOS の各ゲート端子に各ドレイン端子であるレベル変換出力が接続され、前記差動 n-MOS スイッチの前記 n-MOS は、ソース端子が各 GND 電源に接続され、前記差動 n-MOS スイッチの前記 n-MOS のドレイン端子が接続され、レベル変換入力に前記 n-MOS のゲート端子が接続されたことが好ましく、前記

プルアップおよび/またはプルダウン回路は、前記第2の電源にソース端子が、 前記制御回路からの制御信号に各ゲート端子が、前記レベル変換出力にそれぞれ のドレイン端子が接続される複数の p-MOS と、前記 GND 電源にソース端子が、 前記制御回路からの制御信号に各ゲート端子が、前記レベル変換出力に各ドレイ ン端子がそれぞれ接続される複数の n-MOS からなっているか、前記レベル変換 コア回路は、前記第2の電源に各ソース端子が、前記各レベル変換出力の各ゲー ト端子が接続された複数の p-MOS からなる p-MOS クロスカップルラッチと、 前記複数の p-MOS のドレイン端子に各ソース端子が、前記各レベル変換入力に 各ゲート端子が、前記レベル変換出力に各ドレイン端子が接続された複数の p-MOS スイッチと、GND 電源に各ソース端子が、前記レベル変換出力に各ドレ イン端子が、レベル変換入力に各ゲート端子がそれぞれ接続された複数の n-MOS からなる差動 n-MOS スイッチとなっているか、または、前記レベル変換 コア回路は、前記第2の電源にそれぞれソース端子が、ゲート端子にそれぞれの ドレイン端子であるレベル変換出力が接続された複数の p-MOS からなる p-MOS クロスカップルラッチと、GND 電源にそれぞれのソース端子が、前記レ ベル変換出力にそれぞれのドレイン端子が、レベル変換入力に各ゲート端子が接 続された複数の n-MOS からなる差動 n-MOS スイッチと、前記第1の電源にそ れぞれドレイン端子が、前記レベル変換入力に各ゲート端子が、前記レベル変換 出力に各ソース端子が接続された n-MOS を有することが好ましい。

#### 図面の簡単な説明

- 図1は、従来のレベル変換回路の例を示す回路図である。
- 図2は、従来のレベル変換回路の別の例を示す回路図である。
- 図3は、従来のレベル変換回路のさらに別の例を示す回路図である。
- 図4は、第2実施形態の変形例に使用される制御回路の別の例を示す回路図である。
- 図5は、第2実施形態の変形例に使用される制御回路の他の別の例を示す回路 図である。
  - 図6は、第2の実施形態に使用される制御回路の別の例を示す回路図である。

図7は、本発明に係るレベル変換回路の実施の形態例を示す図である。

図8は、本発明に係るレベル変換回路に使用されるレベル変換コア回路の例を示す図である。

図9は、本発明に係るレベル変換回路に使用される制御回路の例を示す図である。

図10は、本発明に係るレベル変換回路に使用されるプルアップ/プルダウン 回路の例を示す図である。

図11は、本発明に係るレベル変換回路に使用される NAND 回路の例を示す 図である。

図12は、本発明に係るレベル変換回路に使用されるOR回路の例を示す図である。

図13は、本発明に係るレベル変換回路に使用されるレベル変換コア回路の

#### 請求の範囲

1. (補正後) 第1の電源が供給される第1の論理回路の信号レベルを第2 の電源が供給される第2の論理回路の信号レベルに変換するレベル変換回路にお いて、

前記レベル変換回路は、制御回路が制御するおよび/またはプルアップおよび /またはプルダウン回路を制御するレベル変換コア回路を設け、

前記レベル変換コア回路は、前記第2の電源と、前記第1の論理回路からの出力信号を入力し、前記第2の論理回路に入力する信号を出力し、

前記制御回路は、前記第2の電源が供給され前記レベル変換入力信号の反転信号と前記レベル変換出力信号の正転信号を入力とするNOR回路と、前記第2の電源が供給され前記レベル変換入力信号の正転信号と前記レベル変換出力信号の反転信号を入力とするNOR回路と、からなり、

前記2つのNOR 回路の各出力信号を制御信号として出力することを特徴とするレベル変換回路。

2. (補正後) 第1の電源が供給される第1の論理回路の信号レベルを第2 の電源が供給される第2の論理回路の信号レベルに変換するレベル変換回路にお いて、

前記レベル変換回路は、制御回路が制御するおよび/またはプルアップおよび /またはプルダウン回路を制御するレベル変換コア回路を設け、

前記レベル変換コア回路は、前記第2の電源と、前記第1の論理回路からの出力信号を入力し、前記第2の論理回路に入力する信号を出力し、

前記制御回路は、前記第2の電源が供給され前記レベル変換入力信号の反転信号と前記レベル変換出力信号の正転信号を入力とするNOR回路と、前記第2の電源が供給され前記レベル変換入力信号の正転信号と前記レベル変換出力信号の反転信号を入力とするNOR回路と、前記第2の電源が供給され前記各NOR回路出力を入力とする複数のインバータとからなり、

前記NOR 回路と前記インバータの各出力信号を制御信号として出力することを特徴とするレベル変換回路。

3. (補正後) 第1の電源が供給される第1の論理回路の信号レベルを第2 の電源が供給される第2の論理回路の信号レベルに変換するレベル変換回路にお いて、

前記レベル変換回路は、レベル変換を実現するレベル変換コア回路と、

レベル変換コア回路のレベル変換出力に前記第2の電源が供給されるプルアッ プおよび/またはプルダウン回路と、

前記第2の電源が供給されレベル変換入力信号と前記レベル変換出力信号とを 入力する制御回路により前記プルアップおよび/またはプルダウン回路とを制御 する制御回路とを設け、

前記制御回路は、前記第2の電源が供給され前記レベル変換入力信号の反転信 号と前記レベル変換出力信号の正転信号を入力とする NOR 回路と、前記第2の 電源が供給され前記レベル変換入力信号の正転信号と前記レベル変換出力信号の 反転信号を入力とする NOR 回路と、からなり、

前記2つのNOR 回路の各出力信号を制御信号として出力することを特徴とす るレベル変換回路。

4. (補正後) 第1の電源が供給される第1の論理回路の信号レベルを第 2の電源が供給される第2の論理回路の信号レベルに変換するレベル変換回路に おいて、

前記レベル変換回路は、レベル変換を実現するレベル変換コア回路と、

レベル変換コア回路のレベル変換出力に前記第2の電源が供給されるプルアッ プおよび/またはプルダウン回路と、

前記第2の電源が供給されレベル変換入力信号と前記レベル変換出力信号とを 入力する制御回路により前記プルアップおよび/またはプルダウン回路とを制御 する制御回路とを設け、

前記制御回路は、前記第2の電源が供給され前記レベル変換入力信号の反転信 号と前記レベル変換出力信号の正転信号を入力とする NOR 回路と、前記第2の 電源が供給され前記レベル変換入力信号の正転信号と前記レベル変換出力信号の 反転信号を入力とする NOR 回路と、前記第2の電源が供給され前記各 NOR 回 路出力を入力とする複数のインバータとからなり、

前記NOR 回路と前記インバータの各出力信号を制御信号として出力することを特徴とするレベル変換回路。

- 5 (補正後). 前記 NOR 回路は、CMOS 回路構成であり、前記レベル変換入力信号が接続される p-MOS はチャネル幅/チャネル長の比が小さいか、閾値の極性は負で絶対値が高い少なくとも1つの条件のトランジスタからなっていることを特徴とする請求項1~4のいずれか1項に記載のレベル変換回路。
- 6. (補正後) 第1の電源が供給される第1の論理回路の信号レベルを第2の電源が供給される第2の論理回路の信号レベルに変換するレベル変換回路において、

前記レベル変換回路は、制御回路が制御するおよび/またはプルアップおよび /またはプルダウン回路を制御するレベル変換コア回路を設け、

前記レベル変換コア回路は、前記第2の電源と、前記第1の論理回路からの出力信号を入力し、前記第2の論理回路に入力する信号を出力し、

前記制御回路は、前記第2の電源が供給され前記レベル変換入力信号の正転信号と前記レベル変換出力信号の反転信号を入力とする NAND 回路と、前記第2の電源が供給され前記レベル変換入力信号の反転信号と前記レベル変換出力信号の正転信号を入力とする NAND 回路と、からなり、前記2つの NAND 回路の出力信号を制御信号として出力していることを特徴とするレベル変換回路。

7. (補正後) 第1の電源が供給される第1の論理回路の信号レベルを第2の電源が供給される第2の論理回路の信号レベルに変換するレベル変換回路において、

前記レベル変換回路は、レベル変換を実現するレベル変換コア回路と、

レベル変換コア回路のレベル変換出力に前記第2の電源が供給されるプルアップおよび/またはプルダウン回路と、

前記第2の電源が供給されレベル変換入力信号と前記レベル変換出力信号とを入力する制御回路により前記プルアップおよび/またはプルダウン回路とを制御する制御回路とを設け、

前記制御回路は、前記第2の電源が供給され前記レベル変換入力信号の正転信号と前記レベル変換出力信号の反転信号を入力とする NAND 回路と、前記第2

#### 28/1

の電源が供給され前記レベル変換入力信号の反転信号と前記レベル変換出力信号 の正転信号を入力とする NAND 回路と、からなり、前記2つの NAND 回路の出 力信号を制御信号として出力していることを特徴とするレベル変換回路。

8. (補正後) 第1の電源が供給される第1の論理回路の信号レベルを第2の電源が供給される第2の論理回路の信号レベルに変換するレベル変換回路において、

前記レベル変換回路は、レベル変換を実現するレベル変換コア回路と、

レベル変換コア回路のレベル変換出力に前記第2の電源が供給されるプルアップおよび/またはプルダウン回路と、

前記第2の電源が供給されレベル変換入力信号と前記レベル変換出力信号とを 入力する制御回路により前記プルアップおよび/またはプルダウン回路とを制御 する制御回路とを設け、

前記制御回路は、前記第2の電源が供給され前記レベル変換入力信号の正転信号と前記レベル変換出力信号の反転信号を入力とする NAND 回路と、前記第2の電源が供給され前記レベル変換入力信号の反転信号と前記レベル変換出力信号の正転信号を入力とする NAND 回路と、前記第2の電源が供給され前記 NAND 回路の各出力を入力とする複数のインバータとからなり、前記 NAND 回路と前記インバータの各出力信号を制御信号として出力していることを特徴とするレベル変換回路。

- 9 (補正後). 前記 NAND 回路は、CMOS 回路構成であり、前記レベル変換入力信号が接続される p-MOS はチャネル幅/チャネル長の比が小さいか、 閾値の極性が負で絶対値が高い、少なくともいずれかの条件を有するトランジスタからなっていることを特徴とする請求項6~8のいずれか1項に記載のレベル変換回路。
- 10 (補正後). 前記レベル変換コア回路は、複数の p-MOS からなる p-MOS クロスカップルラッチと、複数の n-MOS からなる差動 n-MOS スイッチとを有し、

前記 p-MOS の各ソース端子が第2の電源に接続され、前記 p-MOS の各ゲート端子に各ドレイン端子であるレベル変換出力が接続され、前記差動 n-MOS ス

#### 28/2

イッチの前記 n-MOS は、ソース端子が各 GND 電源に接続され、前記レベル変換出力に前記 n-MOS のドレイン端子が接続され、レベル変換入力に前記 n-MOS のゲート端子が接続されたことを特徴とする請求項 $1\sim4$ または $6\sim8$  のいずれか1項に記載のレベル変換回路。

11(追加). 前記プルアップおよび/またはプルダウン回路は、前記第2の電源にソース端子が、前記制御回路からの制御信号に各ゲート端子が、前記レベル変換出力にそれぞれのドレイン端子が接続される複数の p-MOS と、前記 GND 電源にソース端子が、前記制御回路からの制御信号に各ゲート端子が、前記レベル変換出力に各ドレイン端子がそれぞれ接続される複数の n-MOS からなっていることを特徴とする請求項請求項1~4または6~8のいずれか1項に記載のレベル変換回路。

12(追加). 前記レベル変換コア回路は、前記第2の電源に各ソース端子が、前記各レベル変換出力の各ゲート端子が接続された複数の p-MOS からなる p-MOS クロスカップルラッチと、前記複数の p-MOS のドレイン端子に各ソース端子が、前記各レベル変換入力に各ゲート端子が、前記レベル変換出力に各ドレイン端子が接続された複数の p-MOS スイッチと、GND 電源に各ソース端子が、前記レベル変換出力に各ドレイン端子が、レベル変換入力に各ゲート端子がそれぞれ接続された複数の n-MOS からなる差動 n-MOS スイッチとなっていることを特徴とする請求項請求項1~4または6~8のいずれか1項に記載のレベル変換回路。

?

13(追加). 前記レベル変換コア回路は、前記第2の電源にそれぞれソース端子が、ゲート端子にそれぞれのドレイン端子であるレベル変換出力が接続された複数の p-MOS からなる p-MOS クロスカップルラッチと、GND 電源にそれぞれのソース端子が、前記レベル変換出力にそれぞれのドレイン端子が、レベル変換入力に各ゲート端子が接続された複数の n-MOS からなる差動 n-MOS スイッチと、前記第1の電源にそれぞれドレイン端子が、前記レベル変換入力に各ゲート端子が、前記レベル変換出力に各ソース端子が接続された n-MOS を有することを特徴とする請求項請求項1~4または6~8のいずれか1項に記載のレベル変換回路。







# **PCT**

# INTERNATIONAL PRELIMINARY EXAMINATION REPORT

(PCT Article 36 and Rule 70)

Applicant's or agent's file reference DP-965PCT	FOR FURTHER ACTION See Notification of Transmittal of International Preliminary Examination Report (Form PCT/IPEA/416)			
International application No.	International filing date		Priority date (day/month/year)	
PCT/JP2003/014107	05 November 200	3 (05.11.2003) 	06 November 2002 (06.11.2002)	
International Patent Classification (IPC) or national classification and IPC H03K 19/0185				
Applicant	NEC CORPO	PRATION		
<ol> <li>This international preliminary examination report has been prepared by this International Preliminary Examining Authority and is transmitted to the applicant according to Article 36.</li> </ol>				
2. This REPORT consists of a total of	3 sheets, i	including this cover	sheet.	
This report is also accompanied by ANNEXES, i.e., sheets of the description, claims and/or drawings which have been amended and are the basis for this report and/or sheets containing rectifications made before this Authority (see Rule 70.16 and Section 607 of the Administrative Instructions under the PCT).				
These annexes consist of a to	otal of <u>10</u> si	heets.		
3. This report contains indications relating to the following items:				
I Basis of the report				
Π Priority				
III Non-establishment of opinion with regard to novelty, inventive step and industrial applicability				
IV Lack of unity of invention				
Reasoned statement under Article 35(2) with regard to novelty, inventive step or industrial applicability; citations and explanations supporting such statement				
VI Certain documents cited				
VII Certain defects in the international application				
VIII Certain observations on the international application				
Date of submission of the demand		Date of completion	of this report	
	11 2002)	· ·	-	
05 November 2003 (05)	.11.2003)	20 1	February 2004 (20.02.2004)	
Name and mailing address of the IPEA/JP	,	Authorized officer		
Facsimile No.		Telephone No.		

## INTERNATIONAL PRELIMINARY EXAMINATION REPORT

national application No.

PCT/JP2003/014107

r.	I. Basis of the report					
1.	1. With regard to the elements of the international application:*					
		the international application as originally filed				
	$\boxtimes$	the description:				
		pages	1, 6-25	, as originally filed		
		pages		, filed with the demand		
		pages	2-5 , filed with the letter of	,		
	$\square$	the clai	ims:			
		pages				
		pages	, as amended (together with a	, as originally filed		
		pages		, filed with the demand		
		pages	1-13 , filed with the letter of	, mod with the demand		
	$\boxtimes$	the dra		· · · · · · · · · · · · · · · · · · ·		
		pages				
		pages	1-38	, as originally filed		
		pages		, filed with the demand		
	Ш.		, filed with the letter of			
	Ш <sup>t</sup>		ence listing part of the description:			
	•	pages		, as originally filed		
		pages		, filed with the demand		
		pages	, filed with the letter of			
2.	uic II	e elemen		which is:		
	H	the language of a translation furnished for the purposes of international search (under Rule 23.1(b)).				
	Ħ		aguage of publication of the international application (under Rule 48.3(b)).			
		or 55.3				
3.	With prelir	minary C	to any nucleotide and/or amino acid sequence disclosed in the international a examination was carried out on the basis of the sequence listing:	pplication, the international		
	H		ned in the international application in written form.			
filed together with the international application in computer readable form.						
			ned subsequently to this Authority in written form.			
	H		ned subsequently to this Authority in computer readable form.			
		The st interna	tatement that the subsequently furnished written sequence listing does not go be ational application as filed has been furnished.	yond the disclosure in the		
	Ш	The sta	atement that the information recorded in computer readable form is identical to the urnished.	written sequence listing has		
4.		The an	nendments have resulted in the cancellation of:			
			the description, pages			
		닏	the claims, Nos.			
			the drawings, sheets/fig			
5.		This rep	port has been established as if (some of) the amendments had not been made, since they the disclosure as filed, as indicated in the Supplemental Box (Rule 70.2(c)).**	have been considered to go		
	Repla in thi and 7	o report	sheets which have been furnished to the receiving Office in response to an invitation und t as "originally filed" and are not annexed to this report since they do not conta	der Article 14 are referred to in amendments (Rule 70.16		
		•	ent sheet containing such amendments must be referred to under item $\it 1$ and annexed to the	is raport		
				······································		



ational application No.
PCT/JP03/14107

V. Reasoned statement under Article 35(2) with regard to novelty, inventive step or industrial applicability; citations and explanations supporting such statement			
1. Statement			
Novelty (N)	Claims	1-13	YES
•	Claims		NO
Inventive step (IS)	Claims	1-13	YES
	Claims		NO
Industrial applicability (IA)	Claims	1-13	- YES
	Claims		NO
2. Citations and explanations			
	NEC IC	Microcomputer Systems Ltd.), 16 March, 2001 (16.03.01) (F	amilw
none)			ummy.
Document 2: JP, 11-239051, A	(NEC Cor	p.), 31 August, 1999 (31.08.99), & US, 6094083, A	
Document 3: JP, 2000-349618, none)	A (Matsus	shita Electronics Corp.), 15 December, 2000 (15.12.00) (Fami	ly:
	Mitanhiahi	Electric Corp.), 22 September, 1994 (22.09.94) (Family: non	. \
Document 5: IP 11-261401 A	(Sharn Co	orp.), 24 September, 1999 (24.09.99), & US, 6002290, A	e)
Document 6: JP. 6-243680. A	Mitsubishi	Electric Corp.), 2 September, 1994 (02.09.94) (Family: none	`
Document 7: JP, 10-84274, A	Matsushita	a Electric Industrial Co., Ltd.), 31 March, 1998 (31.03.98) (Fa	<i>)</i> milv:
none)		(100.50)	
Document 8: JP, 11-205140, A	(Mitsubisl	hi Electric Corp.), 30 July, 1999 (30.07.99), & US, 6091351, A	A
Document 9: JP, 11-195975, A	(Hitachi, I	Ltd.), 21 July, 1999 (21.07.99), & US, 6249145, B1	
Document 10: JP, 9-74348, A (	Seiko Epse	on Corp.), 18 March, 1997 (18.03.97) (Family: none)	
Document 11: JP, 2000-124792	, A (New	Japan Radio Co., Ltd.), 28 April, 2000 (28.04.00) (Family: no	ne)
Document 12: JP, 7-264047, A	(Fujitsu L	td.), 13 October, 1995 (13.10.95) (Family: none)	

The subject matters of claims 1-13 are neither described in any of the above-mentioned documents nor obvious to a person skilled in the art.